Ucz się szybciej
Testy Fiszki Notatki
Zaloguj  

Fiszki

PSSC

Test w formie fiszek EITI PSSC MGR
Ilość pytań: 40 Rozwiązywany: 3036 razy
Etapem projektu systemu najbardziej wpływającym na jego parametry jest:
podział HW/SW
lista zalet i wad
symulacja systemu
weryfikacja systemu
podział HW/SW
Na etapie integracji systemu najbardziej typowym działaniem jest:
usuwanie błędów w modelu sprzętu
zmiana podziału HW/SW
weryfikacja modelu sprzętu
usuwanie błędów oprogramowania
usuwanie błędów oprogramowania
W projektowaniu IP-based
wykorzystujemy bloki soft IP
wykorzystujemy funkcje IP
wykorzystujemy biblioteki IP
wykorzystujemy bloki hard IP
wykorzystujemy bloki hard IP
W projektach platform-based:
nie stosuje się NoC
można implementować dowolną architekturę
wybór architektury jest ograniczony
nie stosuje się magistrali
można implementować dowolną architekturę
Największą wadą projektowania systemowego jest
mały time-to-market
duży koszt systemu
mała wydajność systemu (moc i szybkość)
trudność testowania systemu
mała wydajność systemu (moc i szybkość)
SoC zapewnia:
mniejszy koszt projektu
mniejszą moc systemu
mniejszy czas projektu
mniejszą szybkośc systemu
mniejszy koszt projektu
Układy NoC są alternatywa dla:
magistrali
interfejsów
procesorów wbudowanych
układów rekonfigurowalnych
układów rekonfigurowalnych
Główną zaleta modelowania systemowego jest
optymalność implementacji po syntezie,
dokładność symulacji
łatwość syntezy
szybkość symulacji
szybkość symulacji
Językiem modelowania systemu nie jest:
C++
SystemC
SystemVerilog
Verilog
C++
Przy użyciu języka PSL możliwe jest przeprowadzenie
symulacji formalnej
weryfikacji funkcjonalnej
weryfikacji formalnej
symulacji funkcjonalnej
weryfikacji formalnej
W programie CtoS synteza z poziomu TLM:
nie jest możliwa
jest możliwa dla standardu TLM 2.0
jest możliwa dla standardu TLM 1.0 z pewnymi ograniczeniami
jest możliwa dla standardu TLM 1.0
jest możliwa dla standardu TLM 1.0 z pewnymi ograniczeniami
Opakowania (wrappers) tworzone w trakcie syntezy modelu TLM są typowe dla:
projektowania correspondense-based
projektowania funkcjonalnego
projektowania IP-based
projektowania RTL
projektowania correspondense-based
Proces cthread w SystemC służy do modelowania:
logiki kombinacyjnej
logiki sekwencyjnej
dowolnej logiki
logiki synchronicznej
logiki synchronicznej
Projektowanie na poziomie TLM dotyczy
funkcjonalności
przepływu danych
komunikacji
obliczeń
przepływu danych
Gniazda (sockets) w TLM służą do:
grupowania elementów interfejsów odpowiadających danej stronie komunikacji
wywoływania procesów
wywoływania funkcji
symulowania elementów interfejsów odpowiadających danej stronie komunikacji
grupowania elementów interfejsów odpowiadających danej stronie komunikacji
Standard TLM 2.0 został opracowany głównie w celu:
zwiększania szybkości modelowanych systemów
zwiększania elastyczności w modelowaniu systemów
modelowania magistrali memory-mapped
optymalizacji funkcjonalnej
zwiększania elastyczności w modelowaniu systemów
Kanałem w standardzie TLM jest:
metoda
magistrala
funkcja
sygnał
sygnał
Algorytmy kryptograficzne są łatwo realizowane w sprzęcie dzięki przewadze operacji
dodawania
mnożenia
logicznych
permutacji
logicznych
Potokowanie zwiększa:
okres taktowania
ścieżkę krytyczną
współbieżność
(?)zasoby
okres taktowania
Do działań zwiększających powierzchnię nie należy:
wprowadzenie potokowości
równoważenie rejestrów
wprowadzenie resetu synchronicznego
wprowadzenie resetu asynchronicznego
wprowadzenie potokowości
Pokaż kolejne pytania

Powiązane tematy

#eiti #pssc #mgr

Inne tryby

Nauka Test Powtórzenie