Ucz się szybciej
Testy Fiszki Notatki
Zaloguj  

Fiszki

PSSC

Test w formie fiszek EITI PSSC MGR
Ilość pytań: 40 Rozwiązywany: 2321 razy
Etapem projektu systemu najbardziej wpływającym na jego parametry jest:
symulacja systemu
weryfikacja systemu
lista zalet i wad
podział HW/SW
podział HW/SW
Na etapie integracji systemu najbardziej typowym działaniem jest:
usuwanie błędów oprogramowania
zmiana podziału HW/SW
usuwanie błędów w modelu sprzętu
weryfikacja modelu sprzętu
usuwanie błędów oprogramowania
W projektowaniu IP-based
wykorzystujemy funkcje IP
wykorzystujemy bloki hard IP
wykorzystujemy bloki soft IP
wykorzystujemy biblioteki IP
wykorzystujemy bloki hard IP
W projektach platform-based:
nie stosuje się NoC
można implementować dowolną architekturę
wybór architektury jest ograniczony
nie stosuje się magistrali
można implementować dowolną architekturę
Największą wadą projektowania systemowego jest
mały time-to-market
mała wydajność systemu (moc i szybkość)
trudność testowania systemu
duży koszt systemu
mała wydajność systemu (moc i szybkość)
SoC zapewnia:
mniejszy koszt projektu
mniejszą szybkośc systemu
mniejszy czas projektu
mniejszą moc systemu
mniejszy koszt projektu
Układy NoC są alternatywa dla:
magistrali
procesorów wbudowanych
układów rekonfigurowalnych
interfejsów
układów rekonfigurowalnych
Główną zaleta modelowania systemowego jest
dokładność symulacji
łatwość syntezy
szybkość symulacji
optymalność implementacji po syntezie,
szybkość symulacji
Językiem modelowania systemu nie jest:
C++
SystemVerilog
SystemC
Verilog
C++
Przy użyciu języka PSL możliwe jest przeprowadzenie
symulacji formalnej
symulacji funkcjonalnej
weryfikacji funkcjonalnej
weryfikacji formalnej
weryfikacji formalnej
W programie CtoS synteza z poziomu TLM:
jest możliwa dla standardu TLM 1.0 z pewnymi ograniczeniami
nie jest możliwa
jest możliwa dla standardu TLM 1.0
jest możliwa dla standardu TLM 2.0
jest możliwa dla standardu TLM 1.0 z pewnymi ograniczeniami
Opakowania (wrappers) tworzone w trakcie syntezy modelu TLM są typowe dla:
projektowania funkcjonalnego
projektowania correspondense-based
projektowania IP-based
projektowania RTL
projektowania correspondense-based
Proces cthread w SystemC służy do modelowania:
logiki kombinacyjnej
logiki sekwencyjnej
logiki synchronicznej
dowolnej logiki
logiki synchronicznej
Projektowanie na poziomie TLM dotyczy
obliczeń
funkcjonalności
komunikacji
przepływu danych
przepływu danych
Gniazda (sockets) w TLM służą do:
wywoływania procesów
grupowania elementów interfejsów odpowiadających danej stronie komunikacji
symulowania elementów interfejsów odpowiadających danej stronie komunikacji
wywoływania funkcji
grupowania elementów interfejsów odpowiadających danej stronie komunikacji
Standard TLM 2.0 został opracowany głównie w celu:
zwiększania szybkości modelowanych systemów
optymalizacji funkcjonalnej
zwiększania elastyczności w modelowaniu systemów
modelowania magistrali memory-mapped
zwiększania elastyczności w modelowaniu systemów
Kanałem w standardzie TLM jest:
funkcja
sygnał
magistrala
metoda
sygnał
Algorytmy kryptograficzne są łatwo realizowane w sprzęcie dzięki przewadze operacji
permutacji
dodawania
logicznych
mnożenia
logicznych
Potokowanie zwiększa:
współbieżność
(?)zasoby
okres taktowania
ścieżkę krytyczną
okres taktowania
Do działań zwiększających powierzchnię nie należy:
wprowadzenie potokowości
równoważenie rejestrów
wprowadzenie resetu synchronicznego
wprowadzenie resetu asynchronicznego
wprowadzenie potokowości
Pokaż kolejne pytania

Powiązane tematy

#eiti #pssc #mgr

Inne tryby

Nauka Test Powtórzenie